PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-290608

(43) Date of publication of application: 19.10.2001

(51)Int.CI.

G06F 3/06 G06F 12/16

(21)Application number: 2000-107489

(71)Applicant: HITACHI LTD

(22)Date of filing:

10.04.2000


(72)Inventor: INOUE MITSURU

(54) DISK CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a disk controller, which improves I/O performance, is immune to a power source fault and can be run easily.

SOLUTION: Concerning a multiprocessor control disk array controller 10 having plural processors 19 and 21, a shared memory for storing the control information of the respective processors 19 and 20 is composed of a nonvolatile shared memory 15 and a volatile shared memory 16. Thus, high I/O performance can be provided by making the shared memory versatile. By providing a nonvolatile shared memory plane, the power source fault can be coped with as well. By making only a part of the shared memory into nonvolatile shared memory plane, difficulties in circuit configuration or cost are reduced and running is facilitated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-290608 (P2001-290608A)

(43)公開日 平成13年10月19日(2001.10.19)

(51) Int.Cl.7		識別記号	FI	テーマコード(参考)	テーマコード(参考)	
G06F	3/06	304	G06F 3/06	304B 5B018	304B 5B018	
		5 4 0		540 5B065	540 5B065	
	12/16	3 1 0	12/16	310J	310J	

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号	特顧2000-107489(P2000-107489)	(71) 出願人 000005108			
		株式会社日立製作所			
(22)出願日	平成12年4月10日(2000.4.10)	東京都千代田区神田駿河台四丁目6番地			
		(72)発明者 井上 充			
		神奈川県小田原市国府津2880番地 株式会			
		社日立製作所ストレージシステム事業部内			
		(74)代理人 100095511			
		弁理士 有近 神志郎			
		Fターム(参考) 5B018 GA04 HA04 QA15			
		5B065 BA01 CA05 CA11 CA30 CA50			
		CCO1 CE11 CH01 CH13 EA02			
		EA12 EA26 EA31 ZA02 ZA14			


(54) 【発明の名称】 ディスク制御装置

(57)【要約】

【課題】 I/O性能が高く且つ電源障害に強く且つ容易に実施できるディスク制御装置を提供する。

【解決手段】 複数のプロセッサ19,21を有するマルチプロセッサ制御ディスクアレイ制御装置10であって、各プロセッサ19,20の制御情報を記憶する共有メモリを不揮発共有メモリ15と揮発共有メモリ16とから構成する。

【効果】 共有メモリの多面化により高い I / O性能を得られる。不揮発共有メモリ面を備えることで電源障害にも対応できる。共有メモリの一部だけを不揮発共有メモリ面とすることで、回路構成やコスト上の困難が少なくなり、実施が容易になる。



【特許請求の範囲】

【請求項1】 複数のプロセッサを有するマルチプロセッサ制御ディスク制御装置であって、各プロセッサの制御情報を記憶する共有メモリを有し、該共有メモリは不揮発共有メモリ面と揮発共有メモリ面とからなることを特徴とするディスク制御装置。

【請求項2】 請求項1に記載のディスク制御装置において、前記各プロセッサは、前記共有メモリに書き込む情報を2重書き情報と1重書き情報とに分類し、前記2重書き情報は前記不揮発共有メモリ面と前記揮発共有メモリ面の両方に書き込み、前記1重書き情報は前記揮発共有メモリ面にのみ書き込むことを特徴とするディスク制御装置。

【請求項3】 請求項1または請求項2に記載のディスク制御装置において、前記不揮発共有メモリ面が独立した2以上の電源系のいずれからでも給電可能に配置され、前記揮発共有メモリ面が前記電源系の各々に分けて配置されることを特徴とするディスク制御装置。

【請求項4】 請求項1から請求項3のいずれかに記載のディスク制御装置において、前記不揮発共有メモリ面 20が、ディスクドライブを含むことを特徴とするディスク制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディスク制御装置 に関し、さらに詳しくは、I/O性能が高く且つ電源障害に強く且つ容易に実施できるディスク制御装置に関する

[0002]

【従来の技術】図8は、従来のディスク制御装置の一例 30 を示す構成図である。このディスク制御装置1は、それ ぞれがプロセッサMPを有しホストコンピュータHとの インターフェースを行う複数のホストインターフェース 部2、それぞれがプロセッサMPを有し複数のディスク ドライブ3とのインターフェースを行う複数のディスク インタフェース部4、前記ディスクドライブ3に書き込 むデータを一時記憶するキャッシュメモリ5(A)、5 (B)、各プロセッサMPの制御情報を記憶する共有メモ リ6(A), 6(B)、データ用共通バス7および制御情報 用共通バス8を具備している。前記共有メモリ6(A) は、前記キャッシュメモリ5(A)に対応し、該キャッシ ュメモリ5(A)上のどの位置にどのデータが記憶されて いるかを示す情報を記憶する。また、前記共有メモリ6 (B)は、前記キャッシュメモリ5 (B)に対応し、該キャ ッシュメモリ5 (B)上のどの位置にどのデータが記憶さ れているかを示す情報を記憶する。また、前記共有メモ リ6(A), 6(B)には、ディスクドライブ3のハード構 成等の情報が2重書きされる。さらに、これら共有メモ リA面6(A), 6(B)は、電源障害に備え、バッテ リーでバックアップされている。

2 【0003】他方、特開平10-333836号公報に

開示のディスク制御装置では、共有メモリを多面化する (すなわち、2面以上とし且つ独立した複数のバスに分 散配置する)ことで、1/0性能を向上している。

[0004]

【発明が解決しようとする課題】図8のディスク制御装置1では、バッテリーでバックアップされているため、電源障害時でも、共有メモリ6に記憶した情報が保護される。しかし、I/〇処理要求数が増加すると、制御情報用共通バス8で通信が輻輳し、これがシステム性能のボトルネックになる問題点がある。

【0005】他方、特開平10-333836号公報に開示のディスク制御装置では、共有メモリが多面化されているため、「/〇性能が高い。しかし、共有メモリがバッテリーでバックアップされていないため、電源障害時には、共有メモリに記憶した情報が失われてしまう問題点がある。

【0006】以上の従来技術を組み合わせて、特開平10-333836号公報の多面化された共有メモリをバッテリーでバックアップすれば、I/O性能を向上でき且つ電源障害にも強くなる、と考えられる。しかしながら、多面化された共有メモリを全てバッテリーでバックアップすることは、回路構成の複雑さやコストの観点から実施困難であり、現実的ではない。そこで、本発明の目的は、I/O性能が高く且つ電源障害に強く且つ容易に実施できるディスク制御装置を提供することにある。【0007】

【課題を解決するための手段】第1の観点では、本発明は、複数のプロセッサを有するマルチプロセッサ制御デ30 ィスク制御装置であって、各プロセッサの制御情報を記憶する共有メモリを有し、該共有メモリは不揮発共有メモリ面と揮発共有メモリ面とからなることを特徴とするディスク制御装置では、共有メモリを不揮発共有メモリ面と揮発共有メモリ面とに分けた構成とした。そして、揮発共有メモリ面とに分けた構成とした。そして、揮発共有メモリ面とに分けた構成とした。そして、揮発共有メモリ面を持つことで電源障害にも強くなる。さらに、揮発性共有メモリ面はバッテリーでバックアップしないから、回路構成やコスト上の困難が少な40くなり、実施が容易になる。

【0008】第2の観点では、本発明は、上記構成のディスク制御装置において、前記各プロセッサは、前記共有メモリに書き込む情報を2重書き情報と1重書き情報とに分類し、前記2重書き情報は前記不揮発共有メモリ面と前記揮発共有メモリ面とに2重に書き込み、前記1重書き情報は前記揮発共有メモリ面にのみ書き込むことを特徴とするディスク制御装置を提供する。上記第2の観点によるディスク制御装置では、例えば、消失すると顧客データの破壊が発生するような重要情報は、不揮発50共有メモリ面と揮発共有メモリ面の両面に2重書きし、

消失しても再構築可能で顧客データに影響を与えないよ うな制御情報は、揮発共有メモリ面のみに1重書きする といった運用が可能になる。そして、一般に、2重書き すべき情報は1重書きする情報よりも少ないため、不揮 発共有メモリ面の容量を揮発共有メモリ面の合計容量よ りも小さく出来る。従って、不揮発半導体メモリを採用 して、バッテリーバックアップそのものを無くすことも 可能となる。

【0009】第3の観点では、本発明は、上記構成のデ ィスク制御装置において、前記不揮発共有メモリ面が独 10 立した2以上の電源系のいずれからでも給電可能に配置 され、前記揮発共有メモリ面が前記電源系の各々に分け て配置されることを特徴とするディスク制御装置を提供 する。上記第3の観点によるディスク制御装置では、電 源系のいずれかがダウンしても、その電源系の揮発共有 メモリ面の分担を他のダウンしていない電源系の揮発共 有メモリ面に割り当てることで、運用を継続することが 出来る。

【0010】第4の観点では、本発明は、上記構成のデ ィスク制御装置において、前記不揮発共有メモリ面が、 ディスクドライブを含むことを特徴とするディスク制御 装置を提供する。上記第4の観点によるディスク制御装 置では、2重書き情報をディスクドライブに書き込んで しまう時間だけのバッテリー容量があれば、どんな長時 間の電源障害にも対応できるようになる。

[0011]

【発明の実施の形態】以下、図を参照して本発明の実施 の形態を説明する。なお、これにより本発明が限定され るものではない。図1は、本発明の一実施形態に係るデ ィスクアレイ制御装置の構成図である。このディスクア レイ制御装置10は、ホストアダプタ12、ディスクア ダプタ13、キャッシュメモリ14、不揮発共有メモリ 15、共有メモリパススイッチ17および多数のディス クドライブ18を具備している。

【00.12】前記ディスクアレイ制御装置10は、クラ スタAとクラスタBの2つの独立した電源系に分割され ている。前記クラスタA、Bの各々には、1以上の前記 ホストアダプタ12、1以上の前記ディスクアダプタ1 3、1以上の前記キャッシュメモリ14および1以上の 前記共有メモリパススイッチ17が属している。また、 前記不揮発共有メモリ15は、クラスタA, Bの両方に 属している。つまり、前記不揮発共有メモリ15は、ク ラスタA、Bのいずれからでも電源を供給される。ま た、前記キャッシュメモリ14および前記不揮発共有メ モリ15は、図示されていないバッテリーによってバッ クアップされている。

【0013】前記ホストアダプタ12は、該ホストアダ プタ12を制御するチャネルプロセッサ19、そのチャ ネルプロセッサ19の指示によりホストコンピュータH

インタフェース回路20およびディスクアレイ制御装置 10の制御情報を記憶する揮発共有メモリ16を具備し て構成される。

【0014】前記ディスクアダプタ13は、該ディスク アダプタ13を制御するディスクプロセッサ21、その ディスクプロセッサ21の指示によりディスクドライブ 18とキャッシュメモリ14間のデータ転送を行うディ スクインタフェース回路22およびディスクアレイ制御 装置10の制御情報を記憶する揮発共有メモリ16を具 備して構成される。

【0015】前記チャネルプロセッサ19および前記デ ィスクプロセッサ21は、共有メモリバス23により、 前記共有メモリバススイッチ17に接続されている。前 記共有メモリパススイッチ17は、前記チャネルプロセ ッサ19または前記ディスクプロセッサ21のアクセス 要求に応じて、前記不揮発共有メモリ15または前記揮 発共有メモリ16とのパス接続を行う。これにより、前 記チャネルプロセッサ19および前記ディスクプロセッ サ21は、任意の前記不揮発共有メモリ15または前記 20 揮発共有メモリ16にアクセスできる。

【0016】前記ホストアダプタ12のチャネルインタ フェース回路20および前記ディスクアダプタ13のデ ィスクインタフェース回路22は、図示されていないデ ータバスで、前記キャッシュメモリ14と接続されてい る。とれにより、前記チャネルインタフェース回路20 および前記ディスクインタフェース回路22は、任意の 前記キャッシュメモリ14亿アクセスできる。

【0017】図2は、前記不揮発共有メモリ15および 揮発共有メモリ16のエリア分割と情報の書き込み方を 30 示している。前記不揮発共有メモリ15は、2重書きエ リアのみ有している。その2重書きエリアは、構成情報 エリア30と、ライトペンディング情報エリア31と、 ライトコマンド通信エリア32とからなる。前記揮発共 有メモリ16は、2重書きエリアおよび1重書きエリア を有している。その2重書きエリアは、構成情報エリア 30と、ライトペンディング情報エリア31と、ライト コマンド通信エリア32とからなる。また、1重書きエ リアは、リードコマンド通信エリア33と、キャッシュ ディレクトリエリア34とからなる。

【0018】前記構成情報エリア30は、2重書きエリ アであり、不揮発共有メモリ15および揮発共有メモリ 16の両方に同一の内容が書き込まれる。書き込まれる 内容は、ディスクアレイ制御装置10のハード構成等の 情報であり、例えばデータがどの物理ドライブに記憶さ れているか等の情報である。前記ライトペンディング情 報エリア31は、2重書きエリアであり、不揮発共有メ モリ15および揮発共有メモリ16の両方に同一の内容 が書き込まれる。書き込まれる内容は、ホストコンピュ ータHからキャッシュメモリ14 に書き込まれたデータ とキャッシュメモリ14間のデータ転送を行うチャネル 50 であってディスクドライブ18に未反映のデータがキャ

ッシュメモリ14上のどの位置にどれだけあるかの情報 である。前記ライトコマンド通信エリア32は、2重書 きエリアであり、不揮発共有メモリ15および揮発共有 メモリ16の両方に同一の内容が書き込まれる。書き込 まれる内容は、ホストコンピュータHからデータのライ ト要求があった場合の処理においてチャネルプロセッサ 19とディスクプロセッサ21が行う通信の情報であ

【0019】前記リードコマンド通信エリア33は、1・ 重書きエリアであり、揮発共有メモリ16にのみ内容が 10 **書き込まれる。書き込まれる内容は、ホストコンピュー** タHからデータリード要求があった場合の処理において チャネルプロセッサ19とディスクプロセッサ21が行 う通信の情報である。前記キャッシュディレクトリエリ ア34は、1重書きエリアであり、揮発共有メモリ16 にのみ内容が書き込まれる。書き込まれる内容は、キャ ッシュメモリ14上のどの位置にどのデータが記憶され ているかを示す情報である。この情報は、リードデータ のヒット/ミス判定を行うのに使用する。

【0020】図3は、ホストコンピュータHからデータ 20 セス性能に関係なく、十分なものが得られる。 のリード要求があった場合のディスクアレイ制御装置 1 0の動作を示すフロー図である。ステップ40では、ホ ストアダプタ12のチャネルプロセッサ19は、ホスト コンピュータHからのリード要求を受け取り、要求デー タがキャッシュメモリ14上に存在するかどうかを確認 するために、共有メモリバススイッチ17を介して、揮 発共有メモリ16のキャッシュディレクトリエリア34 を参照する。ステップ40aでは、要求データがキャッ シュメモリ14上にない場合はステップ41へ進み、要 求データがキャッシュメモリ14上にある場合はステッ ブ46へ進む。

【0021】ステップ41では、チャネルプロセッサ1 9は、揮発共有メモリ16の構成情報エリア30を参照 し、要求データをディスクドライブ18より読み出しキ ャッシュメモリ14に書き込ませるディスクプロセッサ 21を決定する。ステップ42では、チャネルプロセッ サ19は、決定したディスクプロセッサ21に対応した 揮発共有メモリ16のリードコマンド通信エリア33 に、キャッシュメモリ14へのデータ書き込みアドレス を指定したデータ読み出しコマンドを書き込む。ステッ 40 ブ43では、自分に対応する揮発共有メモリ16のリー ドコマンド通信エリア33をポーリングしているディス クプロセッサ21は、書き込まれた前記データ読み出し コマンドを読み取ると、ディスクドライブ18より要求 データを読み出し、キャッシュメモリ14の指定された データ書き込みアドレスに書き込む。ステップ44で は、ディスクプロセッサ21は、揮発共有メモリ16の キャッシュディレクトリエリア34のキャッシュディレ クトリ情報を更新する。ステップ45では、ディスクプ

ャネルプロセッサ19に対応した揮発共有メモリ16の リードコマンド通信エリア33に、実行完了フラグを書 き込む。自分に対応する揮発共有メモリ16のリードコ マンド通信エリア33をポーリングしているチャネルブ

ロセッサ19が前記書き込まれた実行完了フラグを読み 取ると、ステップ46へ進む。

【0022】ステップ46では、チャネルプロセッサ1 9は、要求データをキャッシュメモリ14より読み出し て、ホストコンピュータHに転送する。また、データ読 み出しコマンドを揮発共有メモリ16のリードコマンド **通信エリア33に書き込んでいたなら、該データ読み出** しコマンドを消去する。そして、読み出し動作を終了す

【0023】以上のとおり、ホストコンピュータHから データのリード要求があった場合、チャネルプロセッサ 19とディスクプロセッサ21は、揮発共有メモリ16 のみを使用してリード動作の制御を行う。このため、リ ード I/O性能は、多面化された揮発共有メモリ16の アクセス性能に支配され、不揮発共有メモリ15のアク

【0024】図4は、ホストコンピュータHからデータ のライト要求があった場合のディスクアレイ制御装置 1 0の動作を示すフロー図である。ステップ50では、チ ャネルインタフェース回路12のチャネルプロセッサ1 9は、ホストコンピュータHからのライト要求を受け取 り、共有メモリパススイッチ17を介して、揮発共有メ モリ16の構成情報エリア30を参照し、ライトデータ をディスクドライブ18に書き込ませるディスクプロセ ッサ21を決定する。ステップ51では、チャネルプロ 30 セッサ19は、キャッシュメモリ14上にライトデータ を書き込む。ステップ52では、チャネルプロセッサ1 9は、決定したディスクプロセッサ21に対応した揮発 共有メモリ16のライトペンディング情報エリア31 に、ディスクドライブに未反映のライトデータがキャッ シュメモリ14のどのアドレスに存在するかを書き込 む。続いて、不揮発共有メモリ15のライトペンディン グ情報エリア31にも、同じ内容を書き込む。ステップ 53では、チャネルプロセッサ19は、ホストコンピュ ータHにデータライト完了の報告を行う。

【0025】ステップ54では、チャネルプロセッサ1 9は、決定したディスクプロセッサ21に対応した揮発 共有メモリ16のライトコマンド通信エリア32に、キ ャッシュメモリ14上のライトデータのアドレスを指定 したデータ書き込みコマンドを書き込む。続いて、不揮 発共有メモリ15のライトコマンド通信エリア32に も、同じ内容を書き込む。ステップ55では、自分に対 応する揮発共有メモリ16のライトコマンド通信エリア 32をポーリングしているディスクプロセッサ21は、 書き込まれた前記データ書き込みコマンドを読み取る ロセッサ21は、データ読み出しコマンドを発行したチ 50 と、ライトペンディング情報エリア31に書き込まれた (5)

キャッシュメモリ14のアドレスにあるライトデータ を、ディスクドライブ18に書き込む。ステップ56で は、ディスクプロセッサ21は、揮発共有メモリ16の キャッシュディレクトリエリア34のキャッシュディレ クトリ情報を更新する。ステップ57では、ディスクプ ロセッサ21は、データ書き込みコマンドを発行したチ ャネルプロセッサ19に対応した揮発共有メモリ16の ライトコマンド通信エリア32に、実行完了フラグを書 き込む。ステップ58では、自分に対応する揮発共有メ モリ16のライトコマンド通信エリア32をポーリング 10 しているチャネルプロセッサ19は、前記書き込まれた 実行完了フラグを読み取ると、揮発共有メモリ16のラ イトペンディング情報エリア31 に書き込んでいた前記 アドレスおよびライトコマンド通信エリア32に書き込 んでいた前記データ書き込みコマンドを消去する。続い て、不揮発共有メモリ15のライトペンディング情報エ リア31 に書き込んでいた前記アドレスおよびライトコ マンド通信エリア32に書き込んでいた前記データ書き 込みコマンドも消去する。そして、ライト動作を終了す る。

【0026】以上のとおり、ホストコンピュータHからデータのライト要求があった場合、ライトベンディング情報エリア31へのアドレス書き込み及びライトコマンド通信エリア32へのコマンド書き込みのみ不揮発共有メモリ15へのアクセスが発生し、その他の共有メモリアクセスは、すべて揮発共有メモリ16に対して行われる。とのため、ライトI/O性能も、多面化された揮発共有メモリ16のアクセス性能に支配され、不揮発共有メモリ15のアクセス性能に支配され、不揮発共有メモリ15のアクセス性能に関係なく、十分なものが得られる。

【0027】以上から明らかなように、データのリード/ライトいずれの動作でも、共有メモリのアクセスは、揮発共有メモリ16に対するアクセスが大半を占めることとなる。このため、I/O性能は、揮発共有メモリ16のアクセス性能が支配的になり、揮発共有メモリ16の多重度を上げることで、ディスクアレイ制御装置10のI/O性能の向上が可能となる。

【0028】図5は、電源障害が発生した場合のディスクアレイ制御装置10の動作を示した説明図である。電源障害には、片側のクラスタのみで障害が生じる片クラスタ電源障害70と、両方のクラスタで障害が生じる停電(両クラスタ電断)71とがある。

【0029】片クラスタ電源障害70の場合、非障害発生クラスタ72のチャネルプロセッサ19は、自身が障害発生クラスタ73のディスクプロセッサ21に対してコマンドを発行している場合は、非障害発生クラスタ72のディスクプロセッサ21にコマンドを発行し直すことで、非障害発生クラスタ72のみを使用して動作を継続する。

【0030】片クラスタ電源障害70の場合の障害発生 50

クラスタ73や停電71の場合の障害発生クラスタ73 (全クラスタ)は、障害発生中は、動作を停止する。障 害発生がリード動作中(75)なら、ディスクドライブ 18上のデータを破壊することがないため、ディスクア レイ制御装置10では特別な処理を行わない。ホストコ ンピュータH側でリードデータを受けたか判断し、リー ドデータを受けていないのであれば、障害復旧後に、ホ ストコンピュータHがデータのリード要求を再発行すれ ば良い。障害発生がライト動作中(76)なら、ライト データがディスクドライブ18に反映されていない状態 で、ホストコンピュータHにライト完了が報告されてい る虞れがある。このため、障害復旧後に、チャネルプロ セッサ19とディスクプロセッサ21は、不揮発共有メ モリ15のライトペンディング情報エリア31とライト コマンド通信エリア32とを参照して、ライトペンディ ングになっているデータを全てディスクドライブ18に 書き込む。これにより、ホストコンピュータH側の認識 とディスクドライブ18のデータ状態とを一致させるこ とができ、電源障害によるデータの消失を防止すること 20 が出来る。

【0031】図6は、前記不揮発共有メモリ15の第1例の構成図である。この第1例の不揮発共有メモリ15は、各クラスタに対応した複数のメモリコントロール回路81、共有メモリ情報を記憶する揮発メモリ82、通常給電系84からの供給電圧の低下を監視する電圧低下検出回路83および通常給電系84とバッテリ給電系85のいずれから不揮発共有メモリ系86(前記メモリコントロール回路81および前記揮発メモリ82を含む)に給電するかを選択的に切り替える電力供給切り替え回30路87を具備して構成される。

【0032】前記メモリコントロール回路81は、共有メモリバス23経由で到着するチャネルプロセッサ19またはディスクプロセッサ21からの指示に従い、揮発メモリ82に対するデータのリード/ライトを行う。また、前記複数のメモリコントロール回路81は、互いに通信線88で接続されており、揮発メモリ82上の同一アドレスに対するアクセスについては、衝突を避けるように互いに調停を行う。

【0033】前記電圧低下検出回路83は、通常給電系84の電圧を常に監視してむり、通常給電系84の電圧低下を検出すると、制御線89を介して、前記電力供給切り替え回路87を制御し、不揮発共有メモリ系86への給電源をバッテリ給電系85に切り替え、揮発メモリ82上のデータを電断による消失から保護する。これにより、不揮発共有メモリ系86へのバッテリーバックアップが継続可能な間、電断から共有メモリ82のデータを保護することが出来る。このため、バックアップ用バッテリーの容量は、揮発メモリ82の容量と必要なバックアップ時間とから決定する必要がある。

0 【0034】なお、前記通常給電系84は、クラスタA

の電源系とクラスタBの電源系の両方から給電可能になっている。

【0035】図7は、前記不揮発共有メモリ15の第2例の構成図である。この第2例の不揮発共有メモリ15は、各クラスタに対応した複数のメモリコントロール回路91、共有メモリ情報を記憶する揮発メモリ92、ディスクコントローラ93、ディステージコントローラ94、ディスクドライブ95、通常給電系97の供給電圧の低下を監視する電圧低下検出回路96および通常給電系97とバッテリ給電系98のいずれから不揮発共有メ10モリ系99(前記メモリコントロール回路91,前記揮発メモリ92,前記ディスクコントローラ93,前記ディステージコントローラ94および前記ディスクドライブ95を含む)に給電するかを選択的に切り替える電力供給切り替え回路100を具備して構成される。

【0036】前記メモリコントロール回路91は、共有メモリパス23経由で到着するチャネルプロセッサ19またはディスクプロセッサ21からの指示に従い、揮発メモリ92に対するデータのリード/ライトを行う。また、前記複数のメモリコントロール回路91は、互いに20通信線101で接続されており、揮発メモリ92上の同一アドレスに対するアクセスについては、衝突を避けるように互いに調停を行う。

【0037】前記電圧低下検出回路96は、通常給電系 97の電圧を常に監視しており、通常給電系97の電圧 低下を検出すると、制御線102を介して、前記電力供 給切り替え回路100を制御し、不揮発共有メモリ系9 9への給電源をバッテリ給電系98に切り替え、揮発メ モリ92上のデータを電断による消失から保護する。同 時に、前記電圧低下検出回路96は、通報線104を介 30 して、ディステージコントローラ94に対し、電断発生 を通知する。この通知を受けたディステージコントロー ラ94は、ディスクコントローラ93を制御し、揮発メ モリ92のデータを前記ディスクドライブ95に全てコ ピーする。これにより、バッテリー容量に関係なく、長 期の電断からデータを保護することが出来る。このた め、バックアップ用バッテリーの容量は、揮発共有メモ リ92のデータをディスクドライブ95に書き込むのに 必要な時間だけ電源供給が可能なように決定すれば良 い。例えば、揮発メモリ92の容量が2GB、ディスク 40 ドライブ95へのデータ転送速度が10MB/sであれ ば、最低200秒間、電力が供給できれば良い。

【0038】前記電圧低下検出回路96は、通常給電系 597が障害復旧したことを検出すると、前記不揮発共有 6メモリ系99に対する給電源を通常給電系97に切り替 7える。また、通報線104を介して、前記ディステージ 8コントローラ94に障害復旧を通知する。この通知を受 10けたディステージコントローラ94は、ディスクコント 12ローラ93を制御して、ディスクドライブ95上にコピ 13ーしていたデータを揮発メモリ92に戻し、チャネルブ 50 14

ロセッサ19またはディスクプロセッサ21が共有メモリ情報にアクセスできるようにする。

【0039】なお、前記通常給電系97は、クラスタAの電源系とクラスタBの電源系の両方から給電可能になっている。また、ディスクドライブ95の代わりに、他の不揮発記憶装置(光ディスクなど)や不揮発メモリ(フラッシュメモリやMagneticRAM)を使用しても良い。

【0040】上記では、電源障害を想定して説明したが、揮発共有メモリ16のいずれか自身に障害を生じた場合でも、該障害を生じた揮発共有メモリ16の分担を他の障害のない揮発共有メモリ16に割り当てることで、運用を継続することが出来る。

[0041]

(6)

【発明の効果】本発明のディスク制御装置によれば、共有メモリの多面化により高い I / O性能を得られると共に不揮発共有メモリ面を備えることで電源障害にも対応できるようになる。また、共有メモリの一部だけを不揮発共有メモリ面とすることで、回路構成やコスト上の困難が少なくなり、実施が容易になる。

【図面の簡単な説明】

【図1】本発明の一実施形態にかかるディスクアレイ制 御装置を示す構成図である。

【図2】共有メモリのエリア分割および各エリアに書き 込まれる情報の分類を示した説明図である。

【図3】データリード動作時のディスクアレイ制御装置 の動作を示すフロー図である。

【図4】、データライト動作時のディスクアレイ制御装置の動作を示すフロー図である。

0 【図5】電源障害発生後のディスクアレイ制御装置のリカバリー方法を示した説明図である。

【図6】不揮発共有メモリの第1実施例を示す構成図である。

【図7】不揮発共有メモリの第2実施例を示す構成図である。


【図8】従来のディスクアレイ制御装置の一例を示す構成図である。

【符号の説明】

- 1 ディスク制御装置
-) 2 ホストインターフェース部
 - 3 ディスクドライブ
 - 4 ディスクインタフェース部
 - 5 キャッシュメモリ
 - 6 共有メモリ
 - 7 データ用共通バス
 - 8 制御情報用共通バス
 - 10 ディスクアレイ制御装置
 - 12 ホストアダプタ
 - 13 ディスクアダプタ
-) 14 キャッシュメモリ

	11			12
1 5	不揮発共有メモリ	*	83, 96	電圧低下検出回路
16	揮発共有メモリ		84, 97	通常給電系
1 7	共有メモリバススイッチ		85, 98	バッテリ給電系
18	ディスクドライブ		8 6	不揮発共有メモリ系
19	チャネルプロセッサ		87, 100	電力供給切り替え回路
20	チャネルインタフェース回路		88,101	通信線
2 1	ディスクプロセッサ		89,102	制御線
2 2	ディスクインタフェース回路		9 1	メモリコントロール回路
2 3	共有メモリパス		9 2	揮発メモリ
3 0	構成情報エリア	10	9 2	揮発共有メモリ
3 1	ライトペンディング情報エリア		93	ディスクコントローラ
3 2	ライトコマンド通信エリア		9 4	ディステージコントローラ
3 3	リードコマンド通信エリア		9 5	ディスクドライブ
3 4	キャッシュディレクトリエリア		9 9	不揮発共有メモリ系
8 1	メモリコントロール回路		104	通報線
8 2	揮発メモリ		Н	ホストコンピュータ
8.2	共有メモリ	*	MP	プロセッサ

【図1】




【図5】


CHPのクラスタ		降害免主クラスタ 78		非体験生クラスタ72	
Are	東生のOCHP®作	IJ—¥ 78	5-(1- 76	ッード	5ብኑ
建 春风 	片クラスタ電源成 音 70	神事な旧数にも ストCPUがリー・ セサンイする。	放き塩目技に CHPがライトン デークデーラ技 をを開して、 ライトンデークが になっている金 てのデータをディ スタトライアに書 を込む。	障害が強生した対対のDEPに対 を無行している場合は、目的スター DEPに対している音楽行し、曲を を整計する。	
	修理 (例グラスタ理解) 71	用上	A F		

【図2】

不保免共有メモリ国 (11)	揮発共有メモリ団 (Le)	分號
領点情報エリア 30	銀点情報エリア 80	
ライトペンディング情報エリア 31	ライトペンディング放催エリア 31	2至音をエリア
ライトコヤンド連修エリア 32	ライトコマント記録エリア 32	
	リードコヤンド亜色エリア 33	1単書きエリア
-	キャッシュディレクトリエリア 84	

【図6】





[図8]

